本文阐明了InTime和Xilinx软件是如何通过调整编译参数以及运行并行编译来优化FPGA时序性能的。InTime通过机器学习来决定一个FPGA设计的综合和布局布线的最佳配置组合。通过和计算服务器的连接...

  FPGA中的存储块DRAM 某些FPGA终端，包含板载的、可以动态随机访问的存储块（DRAM），这些存储块可以在FPGA VI中直接访问，速率非常高。 DRAM可拿来缓存大批量的数据，而且速度能非常快。针...

  基于Xilinx芯片的FPGA集成了慢慢的变多的可配置逻辑资源、各种各样的外部总线接口以及丰富的内部RAM 资源。在FPGA的电路设计中，上电配置电路至关重要。其中，DONE信号上拉电阻阻值的选择很容...

  Python是一种面向对象的解释型计算机程序设计语言。Python是纯粹的自由软件， 源代码和解释器CPython遵循 GPL（GNU General Public License）协议［2］ 。Python语法简洁清晰，特色之一是强制用空白符...

  循环神经网络（RNNs）具有保留记忆和学习数据序列的能力。由于RNN的循环性质，难以将其所有计算在传统硬件上实现并行化。当前CPU不具有大规模并行性，而由于RNN模型的顺序组件，GPU只能提...

  提出了一种基于最优搜索的稀疏傅里叶变换(SFT)的并行实现设计。首先将输入信号分为并行N组，分别进行快速傅里叶变换(FFT)，实现信号频率分量的取模处理，然后通过排序搜索获得。经验证，...

  本文在探讨传统数据收发不足之后，介绍怎么样去使用带FIFO的串口来减少接收中断次数，通过一种自定义通讯协议格式，给出帧打包方法；之后介绍一种特殊的串口数据发送方法，可在避开使用串...

  本文首先对异步 FIFO 设计的重点难点做多元化的分析，最后给出详细代码。 一、FIFO简单讲解 FIFO的本质是RAM， 先进先出 重要参数：fifo深度（简单来说就是需要存多少个数据） fifo位宽（每个数据的位...

  针对已提出的环形振荡器物理不可克隆函数(Ring Oscillator Physical Unclonable Functions)输出位数少和鲁棒性不足的缺点,提出了由多输出环振荡器和动态配置处理模块组成的动态可配置多输出RO PUF。多路...

  7 系列 FPGA 帧 ECC 逻辑可检查配置帧数据的单位或双位错误。它可使用基于帧数据（ BitGen 生成）计算的 13 位汉明码校验值。 在读回过程中，帧 ECC 逻辑可计算使用所有帧位（包括 ECC 位）的综合...

  Petalinux参考bsp可以让用户迅速启动。并且，这些设计可当作用户设计的基。Petalinux BSP是标准可安装格式，包含启动所需的设计和配置文件。BSP包中设计好的软硬件可以下载到板子上，或者是...

  15年前，连接因特网最常见的方式是透过模拟调制解调器，再经标准电话语音信道发送数据。这种技术采用已经部署的现有标准双绞电话线，无需对「最后一哩(last mile)」技术做任何更改，因此...

  我们对23种用于数据科学的开源深度学习库作了排名。这番排名基于权重一样大小的三个指标：Github上的活动、Stack Overflow上的活动以及谷歌搜索出来的结果。下面是23种用于数据科学的开源深度学习库...

  测试预构建Petalinux镜像 现在，你能够尝试一个预构建参考例。这是通过petalinux-boot 工具来实现的。petalinux-boot可以在物理硬件或者QEMU上启动参考例子。 在硬件上测试预编译镜像 Petalinux BSP包括...

  以数字锁相环ADF4351和Xilinx公司的Spartan-6系FPGA为主要元件设计了一个合成频率源。重点讨论了ADF4351的工作原理、两者之间的SPI通信过程、电路板的设计过程，并给出了关键的控制代码和性能测试...

  阿里云虚拟化团队异构计算和高性能计算团队始终致力于将计算资源平民化；平民化这个词我第一次是从高性能计算团队何万青老师那边听到的，他们在做的E-HPC就是要让所有云上用户都能够瞬...

  IP核（IP Core） Vivado中有很多IP核可以直接用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直...

  “No PP，No WAY”这是个眼见为实的世界，这是个视觉构成的信息洪流的世界。大脑处理视觉内容的速度比文字内容快6万倍，而随只能手机的普及，图片、视频的产生和分享已经是人们在社交平...